Xilinx rozpoczyna sprzedaż nowych układów FPGA Virtex UltraScale+

Xilinx rozpoczyna sprzedaż nowych układów FPGA rodziny Virtex UltraScale+ będących pierwszymi na rynku high-endowymi układami FinFET FPGA zrealizowanymi w procesie technologicznym 16FF+ opracowanym przez firmę TSMC. Xilinx jest zaangażowany we współpracę z ponad setką klientów korzystających z oprogramowania Vivado Design Suite 2015.4 umożliwiającego tworzenie projektów dla UltraScale+, z których ponad 60 otrzymało już wcześniej próbki układów i zmontowane płytki testowe.

Układy Virtex UltraScale+ dołączają do dwóch wcześniejszych rodzin produkowanych w technologii 16 nm: Zynq UltraScale+ MPSoC i Kintex UltraScale+ FPGA. Zostały one zrealizowane na bazie rodziny Virtex UltraScale - pierwszych high-endowych układów FPGA wykonywanych w procesie 20 nm.

Oferują najnowocześniejsze obecnie technologie, w tym transceivery 32,75 Gb/s, rdzenie PCIe Gen 4 i pamięci UltraRAM, dzięki którym zapewniają parametry i stopień integracji wystarczające do zastosowań w nowej generacji przewodowych systemów komunikacyjnych (centra danych, Ethernet terabitowy, 400G), aparaturze pomiarowej oraz aplikacjach lotniczych i wojskowych.

Układy Virtex UltraScale+ zapewniają od 2x do 5x korzystniejszy współczynnik szybkości obliczeniowej do poboru mocy od wcześniejszych serii produkowanych w technologii 28 nm.

Ważniejsze cechy Virtex UltraScale+:

• do 3,6 miliona komórek logicznych,
• do 500 Mb wbudowanej pamięci,
• kontrolery MAC 100G Ethernet MAC z korekcją błędów RS-FEC i rdzeniami 150G obsługującymi protokół Interlaken,
• zintegrowane bloki PCI Express Gen 3x16 i Gen 4x8,
• moc obliczeniowa DSP na poziomie 21,2 TeraMACs,
• obsługa najnowszych technologii kryptograficznych m.in. AES-GCM i RSA-2048,
• do 128 wbudowanych transceiverów o przepustowości 32,75 Gbps pozwalających na realizację terabitowych systemów transmisyjnych,
• pamięć DDR4 o przepustowości 2666 Mbps dla wersji mid-speed,
• mniejszy do 60% pobór mocy w porównaniu z układami FPGA serii 7,
• opcje skalowania napięcia zasilającego dla zwiększenia wydajności i zmniejszenia poboru mocy,
• ściślejsze upakowanie komórek pamięci redukujące pobór mocy w trybie dynamicznym.