Organizacja IEEE zatwierdziła standard języka opisu sprzętu SystemC (w wersji 2.1) jako IEEE 1666. Standaryzacja jest dopełnieniem prac organizacji nad językami tego typu - w listopadzie 2005 roku standaryzowany został również SystemVerilog (jako IEEE 1800).
SystemC oraz SystemVerilog są stosunkowo nowymi językami opisu sprzętu i pozwalają na modelowanie systemów cyfrowych na większym poziomie abstrakcji niż wykorzystywane od wielu lat języki VHDL oraz Verilog. W szczególności SystemC umożliwia tworzenie kodu opisującego sprzęt, który może być bezpośrednio wykorzystany przez tworzących oprogramowanie dla systemów wbudowanych i układów typu system-on-chip. Abstrakcyjność modelowania sprzętu w języku SystemC przypomina przy tym obiektowe techniki programistyczne znane z C++.
Poszukuję produktu lub usługi
Chcę skontaktować się z firmą
Mam pytanie ogólne
