Prelegentem ze strony producenta będzie Neil Rattray, specjalista od zagadnień HDL oraz jednocześnie ekspert Mentor Graphics. Ponadto do uczestniczenia w Seminarium zaproszono firmę Silica. Nowy symulator posiadający intuicyjny i łatwy w obsłudze graficzny interfejs użytkownika przeznaczony jest w głównej mierze do realizacji zaawansowanych technik symulacyjnych dla rodziny układów programowalnych FPGA Flow.
Ma on m.in. zintegrowane zarządzanie realizowanymi projektami, kod źródłowy szablonów i kreatorów, Code Coverage, oferuje także kompleksowe wsparcie dla Xilinx SecureIP i Assertion-Based Verification z systemem Verilog i PSL.
Zgłoszenia na seminarium przyjmowane są do 12 grudnia 2009 za pośrednictwem e-mail: agierach@cadrex.com.pl lub telefonicznie. Liczba miejsc jest ograniczona.
