\"Komunikacyjne\" układy FPGA z wewnętrznymi serializerami-deserializerami 6 Gb/s

Lattice Semiconductor wprowadza do oferty nową rodzinę tanich układów FPGA przeznaczonych do zastosowań w aplikacjach komunikacyjnych i systemach wideo. Wyróżniają się one wbudowanymi blokami szybkich serializerów-deserializerów o przepustowości 6 Gb/s. 

Układy LatticeECP4 mogą zawierać w maksymalnej konfiguracji 16 kanałów SERDES z blokami PCS (Physical Coding Sub-layer), pozwalających zarówno na transmisję sygnałów między układami scalonymi, jak też pomiędzy urządzeniami łączonymi za pomocą długich kabli transmisyjnych. 

Współpracujące z kanałami SERDES specjalizowane jednostki komunikacyjne MACO pozwalają na realizację interfejsów PCI Express 2.1, 10 Gigabit Ethernet, Tri-speed Ethernet MAC i Serial Rapid I/O (SRIO) 2.1, tańszych i bardziej energooszczędnych niż w przypadku ich realizacji w zwykłych programowalnych blokach funkcyjnych PFU.

Bloki cyfrowego przetwarzania sygnałów z układami mnożącymi 18 x 18 bitów i szerokimi rejestrami ALU zapewniają 4-krotnie większą szybkość obliczeniową od podobnych bloków DSP w układach poprzedniej rodziny LatticeECP3. 

Istnieje możliwość łączenia wewnętrznych układów mnożących 18 x 18 bitów w konfiguracjach 9 x 9 i 36 x 36 oraz kaskadowego łączenia nawet do 576 układów mnożących, pozwalając na realizację złożonych filtrów stosowanych m.in. w systemach antenowych MIMO, systemach przetwarzania obrazów i zdalnych głowicach w.cz. (RRH) stosowanych w stacjach bazowych. 

Generalnie układy FPGA nowej rodziny LatticeECP4 są do 50% szybsze od poprzednich wersji LatticeECP3. Zawierają więcej o 66% zasobów logicznych i większą o 42% pamięć. Oferta opracowanych dla nich bloków IP obejmuje interfejsy CPRI, OBSAI, Serial RapidIO, XAUI, SGMII/Gigabit Ethernet, PCI Express i SMPTE, filtry FIR, bloki FFT, kodery-dekodery Reeda-Solomona, algorytmy CORDIC, CIC i NCO dla funkcji DSP i inne. 

Obecnie rodzina LatticeECP4 obejmuje 6 typów układów zawierających od 4 do 16 bloków SERDES 6 Gb/s, interfejsy pamięci DDR1/2/3 o szybkości transmisji do 1066 Mb/s, zestaw rozbudowanych bloków DSP z możliwością łączenia kaskadowego oraz matrycę logiczną obejmującą od 30 do 250 tys. jednostek LUT z maksymalnie 512 liniami I/O.