wersja mobilna
Online: 1470 Wtorek, 2017.11.21

Biznes

Era europejskich układów w technologii 65nm rozpoczęta

czwartek, 23 lutego 2006 02:00

Infineon (Monachium, Niemcy) zademonstrował pod koniec stycznia pierwsze próbki układów logicznych wyprodukowanych w technologii 65nm. Układy testowe, które powstały przy współpracy z firmami IBM, Chartered Semiconductors oraz Samsung, zawierają m.in. procesor bazujący na ARM9, układ DSP, układy RF oraz pamięci SRAM i ROM. Infineon zamierza rozpocząć produkcję seryjną układów w technologii 65nm w czwartym kwartale tego roku. Początkowo mają to być układy logiczne System-on-chip do zastosowań w urządzeniach przenośnych, w szczególności telefonach komórkowych.


Zgodnie ze strategią firmy, Infineon ma stopniowo rezygnować z wytwarzania układów scalonych we własnych wytwórniach półprzewodników. Cała produkcja układów 65nm ma odbywać się w Chartered Semiconductor (Singapur), w której docelowo ma być wytwarzana również większość przyszłych układów Infineona w najnowszych technologiach. Zmiana strategii i bliska współpraca z singapurskim partnerem ma pozwolić niemieckiemu producentowi na wytwarzanie układów najnowszych generacji przy jednoczesnym braku konieczności ponoszenia dużych inwestycji kapitałowych we własne linie produkcyjne.


Infineon współpracuje również obecnie z Nanya Technology (Taoyuan, Tajwan) w zakresie pamięci DRAM. Według przedstawicieli firm niedługo powinna nastąpić premiera układów testowych DRAM wykonanych w technologii 70nm.

 

World News 24h

wtorek, 21 listopada 2017 16:09

Chinese foundry SMIC has added direct bond interconnect capability from Invensas at its Avezzano, Italy, wafer fab. Invensas is a wholly owned subsidiary of Xperi Corp. The addition of DBI enables SMIC to manufacture hybrid stacked backside illuminated image sensors, as well as other semiconductor devices for applications in smartphones and automobiles. SMIC and Invensas previously signed a development license in March 2017. DBI technology is a low temperature hybrid wafer bonding solution that allows wafers to be bonded with scalable fine pitch 3D electrical interconnect without requiring bond pressure. DBI 3D interconnect can eliminate the need for through-silicon vias and reduce die size and cost while enabling pixel level interconnect for future generations of image sensors.

więcej na: www.eenewseurope.com

Produkty