Od tamtych lat napięcie zasilania logiki cyfrowej w kolejnych generacjach już wyłącznie maleje. Dość szybko pojawiły się układy zasilane z 3,3 V a potem 1,8 V. W systemach embedded napięcia te były (i nadal są) niezwykle powszechne. W jeszcze nowszych konstrukcjach zasilanie rdzeni obniżono do około 1,2 V i wprowadzono dynamiczne skalowanie napięcia, czyli takie rozwiązania, w których napięcie zasilania wewnętrznych bloków zmienia się w zależności od wymaganej wydajności po to, aby ograniczyć pobór mocy. Co do zasady, współczesne układy cyfrowe wykorzystują wiele różnych napięć zasilania: wyższe dla interfejsów i bloków analogowych, niskie dla rdzeni procesorów i akceleratorów cyfrowych. Kolejną obniżkę potencjału zasilającego przyniosły procesory do aplikacji mobilnych, w tym do smartfonów, gdzie rdzenie korzystają z napięć w zakresie od 0,8 do 1,2 V.
Zasilanie napięciem o wartości poniżej 1 V jest już dla technologii krzemowej wielkim wyzwaniem z uwagi na ograniczenia fizyczne technologii. Wymagana jest bardzo duża precyzja procesu technologicznego po to, aby napięcia progowe tranzystorów były precyzyjnie ustawione z odpowiednim marginesem zapewniającym brak prądu skrośnego. Im mniejsze napięcie tym większa podatność na zakłócenia, wrażliwość na przepięcia, ale za to zyskuje się dużą szybkość działania przy małym poborze mocy nawet dla bardzo złożonych chipów. To dzisiaj liczy się najbardziej.
W przypadku systemów obsługujących aplikacje sztucznej inteligencji na krawędzi sieci (edge), napięcie zasilania 0,8 V nadal jest postrzegane jako zbyt wysokie, aby zapewnić niezbędną wydajność dla jednostek NPU, przy jednocześnie dużej złożoności logiki (liczbie tranzystorów) i małym poziomie mocy. Dlatego producenci eksperymentują z kolejnymi modyfikacjami procesów technologicznych, aby zapewnić działanie przy zasilaniu rdzeni na poziomie 0,7 V. Bezsprzecznie każde kolejne zejście o 100 mV jest okupione ogromnym wysiłkiem i trwa nawet kilka lat.
W takich okolicznościach firma Ambiq zapowiada na przyszły rok wypuszczenie układu SoC o nazwie Atomiq, który dla branży może okazać się szokiem. Firma, która słynie z rozwiązań platformowych o ultraniskim poborze mocy, umożliwiających obsługę sztucznej inteligencji na krawędzi, opierając się na procesie technologicznym TSMC FinFET N12e (12 nm), wprowadza nowy tryb Ultra-Low-Power (ULP) zaprojektowany do pracy przy napięciu bliskim 300 mV. To rozwiązanie nazywa się SPOT (Subthreshold Power Optimized Technology) i wykorzystuje strome charakterystyki przełączania tranzystorów MOS.
Sercem Atomiq jest procesor Arm Cortex-M55, pełniący funkcję głównego procesora aplikacji, połączony z procesorem NPU Arm Ethos-U85 dedykowanym do akceleracji AI. Wbudowana pamięć DRAM pomaga sprostać wyzwaniom związanym z przepustowością i zużyciem energii, a dedykowane potoki wizyjne i audio obsługują coraz bardziej zaawansowane aplikacje oparte na czujnikach. Częstotliwości pracy mogą sięgać około 500 MHz, w zależności od trybu pracy. Napięciem 0,3 V zasilany jest NPU, który zapewnia setki operacji multiplikacji i akumulacji na cykl oraz znaczną przepustowość AI nawet przy stosunkowo niskich częstotliwościach taktowania, reszta bloków pracuje z wyższymi napięciami. Łącznie szyn napięciowych jest aż 6.
SoC Atomiq jest bardzo ważnym produktem z punktu widzenia branży elektroniki, gdyż stanowi dowód, że można jednocześnie zwiększyć złożoność pojedynczego układu scalonego zapewniając większą funkcjonalność, przy utrzymaniu w ryzach poboru mocy i bez poświęcania wydajności.
Robert Magdziak
