IBM opracował 2-nanometrowy chip bazujący na tranzystorach GAA

Proces ten, w porównaniu do 7 nm, oferuje wydajność wyższą o 45% przy tym samym zużyciu energii. W porównaniu do wysokiej klasy 7-nanometrowego procesu jest to nawet o 75% mniej energii. Trójwarstwowy tranzystor z bramką GAA charakteryzuje się wysokością 75 nm, szerokością 40 nm, a poszczególne nanopowłoki mają wysokość 5 nm. Są one oddzielone 5-nanometrowymi separatorami. Podziałka bramek wynosi 44 nm, a ich długość 12 nm.

W projekcie zastosowano dolne dielektryczne kanały izolacyjne, co umożliwia uzyskanie bramki o długości 12 nm, a wewnętrzne separatory są wykonane w suchym procesie drugiej generacji, który umożliwia rozwój nanopłytek. IBM wykorzystuje metody EUV w niektórych częściach procesu FEOL co umożliwia zastosowanie EUV na wszystkich etapach projektu dla kluczowych warstw.