Kilowat mocy zasilającej komputer o dużych zasobach i wydajności nie jest dzisiaj niczym zaskakującym, ale oznacza to, że przy napięciu zasilającym te wszystkie akceleratory i procesory rzędu 1 V, sumaryczny pobór prądu dla bloków w jednostce HPC sięga nawet 1000 A. Takie natężenie muszą przenieść ścieżki na płytkach drukowanych, co przy dużej skali integracji tworzy wiele kłopotów z integralnością zasilania. Jednym z tych problemów jest to, że dotychczasowy model dystrybucji energii przestaje się sprawdzać. W przyszłości złożoność jeszcze się zwiększy, wartości prądu i mocy zapewne także wzrosną.
Do niedawna centralnym elementem komputera był procesor znajdujący się na środku PCB, otoczony układami mniejszego kalibru, między którymi meandrowały ścieżki magistral zasilających, przedzielone wydajnymi konwerterami POL zamieniającymi napięcie szyny dystrybucyjnej na niskie napięcie wymagane przez CPU i inne bloki. Z uwagi na zarządzanie ciepłem, dystrybucja zasilania realizowana jest na warstwie górnej, na dole najczęściej znajdują się kondensatory odsprzęgające. Ścieżki magistral otaczają chipy dookoła, z których to tworzone są boczne odprowadzenia. Taki tradycyjny schemat zasilania nazywa się dzisiaj „poziomym”.
Przy dużym upakowaniu elementów, w sytuacji, gdy na płytce jest więcej niż jeden wydajny procesor lub akcelerator, zasilanie poziome zrealizować jest coraz trudniej. Ścieżki drukowane muszą być odpowiednio szerokie, aby spadki napięcia przy setkach amperów trzymane były w ryzach dopuszczalnej tolerancji. Jednocześnie ogromna wydajność przetwarzania zmusza do umieszczania chipów blisko siebie, aby łączące magistrale cyfrowe były jak najkrótsze, a wówczas nie ma miejsca na grube ścieżki zasilające i koło się zamyka.
Jednym z rozwiązań jest przejście na rozwiązania z pionowym dostarczaniem energii, w których konwertery są montowane pod procesorem, wewnątrz płytki drukowanej jako elementy zagrzebane lub nawet integrowane w obudowie chipa. Gdy dodatkowo te konwertery POL będą zdolne bezpośrednio przetwarzać wysokie napięcie magistrali na docelowy 1 wolt, całość się może udać, bo kiloampery będą płynąć jedynie na ułamku milimetra ścieżki PCB.
Koncepcja dystrybucji zasilania w formie pionowej jest prosta, ale do tego, aby stała się rzeczywistością wymagane są zaawansowane konwertery DC-DC typu POL o ultrawysokiej sprawności i gęstości mocy. Inaczej nie da się ich wbudować do wewnątrz płytki drukowanej, schować w niewielkiej ilości przestrzeni między płytką a obudową procesora lub podobnym miejscu. Wymagana zdolność do gęstej integracji powoduje, że największym kłopotem stają się dławiki i kondensatory, bo je miniaturyzować najtrudniej.
Pierwsze rozwiązania układowe tego typu pojawiające się na rynku mają formę chipletu, czyli są wielkości układu scalonego. 16-fazowa konwersja energii przy kluczowaniu PWM 100 MHz zapewnia dużą moc i jednocześnie małe wymiary. Efekt jest taki, że tego typu przetwornica o wielkości 8×4×1 mm dostarcza prąd rzędu 160 A. Jeśli to nadal nie wystarcza, można połączyć kilka takich konwerterów-chipletów równolegle.
Jeszcze dwa lata temu pionowa dystrybucja zasilania postrzegana była przez wielu jako interesujący kierunek badań naukowych. Dziś, gdy procesory AI stają się powszechne, integralność zasilania przestała być kwestią drugorzędną i stała się ograniczeniem projektowym pierwszego rzędu. Procesory o mocy rzędu kilowatów nie są już teorią i do ich wymagań trzeba się dostosować.
Robert Magdziak
