ASML liczy na szybkie pojawienie się pierwszych produktów High-NA EUV
ASML przewiduje, że w najbliższych miesiącach na rynku pojawią się pierwsze układy pamięciowe i logiczne produkowane z wykorzystaniem systemów litografii High-NA EUV. Firma spodziewa się pierwszych produktów wytwarzanych przy użyciu tej technologii w krótkiej perspektywie.
Deklaracja ASML pojawia się po niedawnych informacjach ze strony TSMC, które wskazało, że jego nadchodzące technologie procesowe A13 i A12, planowane na 2029 rok, nie będą wymagały zastosowania litografii High-NA EUV. Tajwański producent argumentuje, że obecnie maszyny tego typu pozostają zbyt drogie, by uzasadniać ich wykorzystanie na tym etapie rozwoju procesów technologicznych. Koszt pojedynczego systemu High-NA EUV może sięgać 400 mln dolarów.
Christophe Fouquet, prezes ASML, podkreślił jednak, że mimo wysokiej ceny i konieczności dalszej kwalifikacji technologii, High-NA EUV ma w dłuższej perspektywie zmniejszać koszty patterningu. Oczekiwania ASML wskazują więc na rozbieżność między oceną dostawcy sprzętu litograficznego a ostrożniejszym podejściem części największych producentów układów scalonych.
Intel i SK hynix wśród pierwszych użytkowników technologii
Producenci półprzewodników prowadzą obecnie testy maszyn High-NA EUV. Technologia ta może umożliwiać uzyskiwanie struktur nawet o 66% mniejszych. Wśród firm przygotowujących się do wdrożenia tej technologii szczególnie aktywny ma być Intel, który intensywnie pracuje nad wykorzystaniem narzędzi High-NA ASML.
Intel poinformował w grudniu 2025 roku, że wdrożył pierwszy w branży system litografii High-NA. Urządzenie ma wspierać rozwój procesu technologicznego 14A. Z punktu widzenia strategii technologicznej Intela oznacza to wejście w fazę praktycznego wykorzystania nowej generacji litografii jeszcze przed jej szerszym upowszechnieniem w produkcji masowej.
Zainteresowanie technologią deklaruje również SK hynix. Firma ma wykorzystać sprzęt High-NA EUV do rozwoju oraz produkcji masowej pamięci DRAM nowej generacji. W tym przypadku technologia ma więc znaleźć zastosowanie w segmencie układów pamięci, który należy do kluczowych obszarów rywalizacji technologicznej w przemyśle półprzewodnikowym.
TSMC pozostaje przy obecnych systemach EUV
Odmienną strategię prezentuje TSMC. Firma nie wyklucza wdrożenia High-NA EUV, ale w kolejnych generacjach układów zamierza nadal korzystać z obecnych systemów EUV ASML. Kevin Zhang z TSMC wskazał, że spółka planuje opierać się na obecnych narzędziach litograficznych przez kilka następnych generacji procesów technologicznych.
Podejście TSMC wynika z koncentracji na dalszym wykorzystaniu możliwości obecnych technologii oraz z poszukiwania postępu poprzez innowacyjne projekty układów, a nie wyłącznie poprzez zmianę systemu litografii. TSMC chce nadal uzyskiwać korzyści technologiczne bez konieczności szybkiego przechodzenia na droższe narzędzia High-NA EUV.
Szczególne znaczenie ma tu informacja, że technologie A13 i A12, których wdrożenie zaplanowano na 2029 rok, nie mają wymagać użycia litografii High-NA EUV. Oznacza to, że jeden z największych producentów kontraktowych półprzewodników utrzymuje ostrożną ścieżkę inwestycyjną, mimo rosnącego zainteresowania nową generacją sprzętu litograficznego ze strony innych firm.
Samsung opóźnia wdrożenie z powodów kosztowych
Bardziej pragmatyczne podejście do High-NA EUV ma przyjmować także Samsung Electronics. Według Global Economic News firma opóźnia wdrożenie tej technologii do około 2027 roku, mimo podpisanych umów zakupu sprzętu. Celem takiej strategii ma być ograniczenie presji na marże wynikającej z kosztownych narzędzi oraz nadanie priorytetu stabilizacji obecnego procesu 3 nm GAA.
Zgodnie z przywołanym raportem Samsung chce zmaksymalizować efektywność inwestycji poprzez uruchomienie sprzętu w pełnym zakresie w czasie zbieżnym ze startem masowej produkcji w technologii 1,4 nm. W tym ujęciu High-NA EUV pozostaje elementem planów technologicznych firmy, ale jego wdrożenie ma zostać przesunięte tak, aby lepiej odpowiadało harmonogramowi kolejnych generacji produkcji.
Taka strategia wskazuje, że dla producentów układów scalonych kluczowe znaczenie ma nie tylko sama dostępność najbardziej zaawansowanego sprzętu, ale także moment jego wykorzystania, poziom uzysków produkcyjnych oraz wpływ amortyzacji kosztownych narzędzi na rentowność produkcji.
O wyniku zdecydują uzyski i struktura kosztów
Według Global Economic News rezultat rywalizacji wokół High-NA EUV będzie zależał od uzysków produkcyjnych i struktur kosztowych w perspektywie najbliższych trzech lat. Rok 2026 ma być okresem weryfikacji początkowych uzysków, wraz z dostawami pierwszych produktów High-NA od Intela i SK hynix. Rok 2027 ma przynieść test masowej produkcji oraz kosztów amortyzacji, a rok 2028 może stać się momentem, w którym przewagi kosztowe staną się wyraźniejsze.
W raporcie wskazano również na możliwość powiększenia różnicy między producentami wdrażającymi High-NA EUV a TSMC, które nadal będzie wykorzystywać wielokrotne patterning z użyciem obecnych systemów 0.33 NA EUV. Jednocześnie sama technologia nie jest oceniana wyłącznie przez pryzmat parametrów litograficznych. Równie istotne pozostają koszty zakupu maszyn, kwalifikacja procesu, stabilność produkcji i moment, w którym inwestycja zaczyna przekładać się na realne korzyści ekonomiczne.
High-NA EUV pozostaje więc jednym z kluczowych tematów w rozwoju zaawansowanych procesów półprzewodnikowych, ale tempo jej przyjęcia przez największych producentów jest zróżnicowane. ASML oczekuje pierwszych produktów w najbliższych miesiącach, Intel i SK hynix należą do firm najwcześniej testujących nowe rozwiązania, natomiast TSMC i Samsung wybierają bardziej ostrożne strategie, silniej uzależnione od kosztów, harmonogramów procesów oraz gotowości produkcji masowej.
Źródło: TrendForce
