TSMC rozwija proces 3 nm zgodnie z planem

TSMC ogłosiło, że proces rozwoju technologii 3 nm postępuje zgodnie z planem, produkcja próbna planowana jest na 2021 rok, a następnie - na drugą połowę roku 2022 - uruchomienie produkcji masowej. CEO spółki - Chung Ching Wei - powiedział, że w przypadku technologii TSMC N3 (czyli procesu 3 nm), producent zdecydował się na dalsze wykorzystanie struktury tranzystorowej FinFET. Chung Ching Wei wskazuje, że 3-nanometrowy proces będzie wielkim krokiem naprzód w stosunku do 5 nm.

Posłuchaj
00:00

Obecnie w technologii 5 nm TSMC wytwarza chipy na masową skalę z zadowalającym wskaźnikiem wydajności. Firma oczekuje szybkiego wzrostu wykorzystania zasobów dla litografii 5 nm w drugiej połowie 2020 roku, w związku z silnym wzrostem zapotrzebowania na chipy do urządzeń mobilnych i aplikacji HPC.

Sprzedaż chipów w 5-nanometrowej litografii będzie odpowiadać za 10% całkowitych przychodów TSMC w bieżącym roku. CEO spółki dodał, że proces ten będzie wykorzystywany przez długi czas, podobnie jak 7, 16 i 28 nm.

W przypadku 7-nanometrowej litografii TSMC, na którą składają się technologie N7, N7+ i N6, dwie ostatnie wykorzystują proces produkcyjny EUV. Wygenerowana tegoroczna sprzedaż z tej technologii będzie odpowiadać za 30% całkowitych przychodów TSMC.

Wendell Huang, CFO w TSMC wskazuje, że tegoroczne nakłady inwestycyjne firmy zamykają się w przedziale 15-16 mld dolarów. Pomimo krótkiej niepewności spowodowanej pandemią wirusa oczekuję się, że aplikacje związane z 5G i HPC będą w ciągu najbliższych kilku lat nadal zwiększać popyt na zaawansowane procesy technologiczne.

Źródło: DigiTimes

Powiązane treści
TSMC oficjalnie rozpoczęło pracę nad 2-nanometrowym procesem
TSMC rozważa budowę w USA fabryki zaawansowanych chipów
TSMC przeznaczy 5,7 mld dolarów na zaawansowane technologie
Węglik krzemu w elektronice – wyzwania i perspektywy
W przemyśle półprzewodnikowym nadal będzie obowiązywać prawo Moore'a
Tajwańska firma TSMC kosztem 12 mld dolarów zbuduje w Arizonie fabrykę chipów
W kwietniu TSMC rozpocznie produkcję w litografii 5 nm
Waszyngton rozmawia z producentami chipów na temat budowy amerykańskich fabryk
TSMC wyemituje obligacje o wartości blisko 14 mld NT
TSMC osiąga w czerwcu rekordowy przychód
Zobacz więcej w kategorii: Gospodarka
Projektowanie i badania
Farnell zaprezentował praktyczne innowacje w zakresie brzegowej AI
Produkcja elektroniki
Deficyt podaży pamięci DRAM utrzyma się do 2028 roku
Komponenty
Ukryte zagrożenia z Chin
Projektowanie i badania
Nowe wyzwanie element14 Community: Wprowadź sztuczną inteligencję na linię produkcyjną
Komponenty
Rynek pamięci zmienił się nie do poznania
Projektowanie i badania
Dzień Otwarty WAT - 28 marca 2026 r.
Zobacz więcej z tagiem: Produkcja elektroniki
Gospodarka
Deficyt podaży pamięci DRAM utrzyma się do 2028 roku
Prezentacje firmowe
Zalewa epoksydowa 149 – niezawodna hermetyzacja i ochrona elektroniki w przemyśle
Targi zagraniczne
HKTDC Hong Kong Electronics Fair (edycja wiosenna)

Jak kompensować moc bierną w małej firmie, by płacić mniej za energię bierną?

Z reguły małej firmy nie stać na zakup automatycznego kompensatora mocy biernej. Niemniej, sytuacja nie jest bez wyjścia i w tym artykule na prostym przykładzie pokazane zostało podejście do rozwiązania problemu mocy biernej.
Zapytania ofertowe
Unikalny branżowy system komunikacji B2B Znajdź produkty i usługi, których potrzebujesz Katalog ponad 7000 firm i 60 tys. produktów