Samsung wyprodukuje 2-nanometrowe chipy w 2025 roku

Samsung planuje w 2025 roku wprowadzić do produkcji układy w litografii 2 nm. Produkcja układów pierwszej generacji w 3-nanometrowym procesie ma ruszyć już w pierwszej połowie przyszłego roku. Produkcja w procesie drugiej generacji zostanie uruchomiona w 2023 roku. Firma poinformowała, że w najbliższym czasie zostanie ujawniona lokalizacja nowej fabryki w USA.

Posłuchaj
00:00

W projektach chipów już są wykorzystywane struktury tranzystorów FET typu Gate-All-Around (GAA) o wielkości 3 nm. Architektura MBCFET (Multi-Bridge Channel FET) ma zredukować powierzchnię struktury o 35%, zapewnić wyższą o 30% wydajność lub niższe o połowę zużycie energii w porównaniu z 5-nanometrowym procesem.

Jednak Samsung Foundry nadal będzie udoskonalać swoją obecną technologię procesową FinFET, aby wspierać produkty specjalistyczne. Działanie te pozwolą utrzymać konkurencyjną pozycję dla aplikacji. Technologia FinFET 17 nm pozwala zredukować powierzchnię chipa o 43% i zapewnić wyższą wydajność o 39% lub 49% wzrost wydajności energetycznej w porównaniu z procesem 28 nm.

Samsung Foundry pracuje również nad 14-nanometrowym procesem dla pamięci MRAM pracującej z napięciem 3,3 V. Pamięć w tej postaci oferuje zwiększoną gęstość struktury i wyższą prędkość zapisu dla mikrokontrolerów MCU stosowanych w IoT i urządzeniach do noszenia. Oczekuje się, że w przypadku chipów radiowych RF przejście z 14- na 8-nanometrową litografię będzie coraz częstszym ruchem producentów w aplikacjach mmWave pracujących z częstotliwościami poniżej 6 GHz.

Poszukiwana jest również możliwości szerszego wykorzystania technologii 3D i architektury chipletów do heterogenicznej integracji układów radiowych i cyfrowych w jednej obudowie.

Źródło: EE News Europe

Powiązane treści
TSMC wyprzedzi Samsunga w inwestycjach w układy półprzewodnikowe
Samsung Display stawia na ekrany QD-LED
Samsung wprowadza technologię PIM do szerszych zastosowań
Samsung wprowadza dyski SSD nowej generacji
Wzrost przychodów TSMC przekroczył 22%
Apple i Intel jako pierwsi zastosują 3-nanometrowy proces TSMC
Japonia razem z USA opracują 2-nanometrowe chipy
Sprzedaż smartwatchy przekroczyła 127 mln sztuk
Do 2023 roku Samsung zainwestuje w popandemiczny rozwój ponad 200 mld dolarów
Vodafone UK i Samsung uruchamiają sieć Open RAN 5G
TSMC uruchomiło próbną produkcję 3-nanometrowych chipów
Samsung spodziewa się wzrostu sprzedaży smartfonów
Zobacz więcej w kategorii: Gospodarka
Optoelektronika
Robotyczne oko bez zasilania: miękka soczewka, która sama ustawia ostrość
Projektowanie i badania
Sztuczna inteligencja pisze fatalnej jakości kod - zmiany w IT nie będzie?
Produkcja elektroniki
Reorganizacja linii montażowych w firmie Mikro-automatyka
Aktualności
Brak świadomości, szkoleń i milionów specjalistów z zakresu cyberbezpieczeństwa
Pomiary
RFID 2026-2036: prognozy, gracze i możliwości
Zasilanie
SiC i GaN zasilają rewolucję AI: półprzewodniki, które zmieniają oblicze centrów danych
Zobacz więcej z tagiem: Projektowanie i badania
Gospodarka
Sztuczna inteligencja pisze fatalnej jakości kod - zmiany w IT nie będzie?
Gospodarka
Odporność danych wchodzi na nowy poziom: Veeam przejmuje Securiti AI
Technika
Generatory TEG - dobór modułu do aplikacji

Najczęstsze błędy przy projektowaniu elektroniki i jak ich uniknąć

W elektronice „tanio” bardzo często znaczy „drogo” – szczególnie wtedy, gdy oszczędza się na staranności projektu. Brak precyzyjnych wymagań, komponent wycofany z produkcji czy źle poprowadzona masa mogą sprawić, że cały produkt utknie na etapie montażu SMT/THT albo testów funkcjonalnych. Konsekwencje są zawsze te same: opóźnienia i dodatkowe koszty. Dlatego warto znać najczęstsze błędy, które pojawiają się w projektach elektroniki – i wiedzieć, jak im zapobiegać.
Zapytania ofertowe
Unikalny branżowy system komunikacji B2B Znajdź produkty i usługi, których potrzebujesz Katalog ponad 7000 firm i 60 tys. produktów