Cadence Innovus to masowo równoległy system implementacyjny, który umożliwia inżynierom dostarczanie wysokiej jakości projektów z optymalnie określinymi celami w zakresie mocy, wydajności i powierzchni (PPA - power, performance and area), przy jednoczesnym skróceniu czasu potrzebnego do ich wprowadzenia na rynek. Cadence Genus Synthesis Solution to wysoko wydajny silnik syntezy fizycznej i syntezy RTL następnej generacji, który obsługuje wymagania stawiane przez najnowszy proces FinFET, zwiększając produktywność projektanta nawet dziesięciokrotnie.
Na potrzeby projektu przetestowano zasady litografii EUV i 193i w celu zapewnienia wymaganej rozdzielczości, jednocześnie zapewniając porównanie parametrów PPA przy użyciu dwóch różnych założeń dotyczących szablonów.
- Ponieważ wymiary procesowe zmalały do 3 nm, wahania w zakresie połączeń stały się znacznie ważniejsze. Nasza praca nad chipem testowym umożliwiła pomiary i poprawę stabilności w zakresie interkonektów, a proces 3 nm przeszedł weryfikację. Również cyfrowe rozwiązania Cadence zaoferowały wszystko, co potrzebne do wdrożenia technologii 3 nm - powiedziała An Steegen, wiceprezes ds. systemów i technologii półprzewodnikowych imec, omawiając sukces projektu.
źródło: Cadence Design Systems
