Samsung opracował technologię pakowania struktur chipów 3D-TSV

Nowa Technologia pakowania struktur półprzewodnikowych umożliwia układanie w stosy 12 układów DRAM przy użyciu ponad 60 tys. pionowych połączeń elektrycznych TSV i zachowaniu tej samej grubości - wynoszącej 720 μm - co obecne 8-warstwowe pakiety High Bandwidth Memory-2 (HBM2).

Posłuchaj
00:00

To rozwiązanie pozwoli firmom zaoferować produkty nowej generacji o znacznie większej pojemności i wydajności, bez potrzeby wprowadzania zmian do projektów. Ponadto technologia zamykania struktur półprzewodnikowych 3D zapewnia szybszą transmisję danych między chipami niż obecnie stosowane rozwiązanie polegające na łączeniu układów mikroprzewodami.

Poprzez zwiększenie liczby chipów ułożonych w stos z 8 do 12 warstw, Samsung będzie mógł wkrótce masowo wytwarzać układy HBM o pojemności 24 GB. Zapewni to trzykrotnie większą pojemność niż dostępne na rynku 8 GB pamięci o wysokiej przepustowości.

Źródło: Electronics Weekly

Powiązane treści
Firmy motoryzacyjne mogą przejąć pakowanie mikroukładów
Samsung zainwestuje 11 mld dolarów w produkcję zaawansowanych wyświetlaczy
Samsung nie będzie już produkował smartfonów w Chinach
More than Moore, czyli 3D IC - omijanie ograniczeń prawa Moore'a
Technologia pakowania fan-out coraz częściej stosowana w 5G i HPC
Samsung i Xiaomi opracowali smartfonowy czujnik obrazu 108 Mp
Czas pakowania układów przekracza 50 tygodni
Innolux wchodzi w segment pakowania IC
Rynek OSAT - wyzwania i prognozy
Samsung zamyka centrum badawcze w USA
Chińscy producenci wykorzystają w smartfonach układy Samsung Exynos
Co wyróżnia technologie pakowania FOWLP/FOPLP?
Zobacz więcej w kategorii: Gospodarka
Aktualności
Alphabet wyda na sztuczną inteligencję 185 mld dolarów
Produkcja elektroniki
Chiński gigant elektroniki mocy Sungrow zbuduje pod Wałbrzychem fabrykę falowników PV i magazynów energii za 230 mln euro
PCB
Biodegradowalne płytki PCB: szansa dla elektroniki o krótkim cyklu życia
Produkcja elektroniki
Ukazał się nowy katalog produktowy Grupy Renex
Mikrokontrolery i IoT
Texas Instruments kupuje Silicon Labs za 7,5 mld USD i wzmacnia segment bezprzewodowej łączności IoT
Komponenty
Positron pozyskuje 230 mln USD na ASIC do inferencji AI. Startup stawia na architekturę „memory-first”
Zobacz więcej z tagiem: Produkcja elektroniki
Targi zagraniczne
Embedded World Exhibition&Conference 2026
Gospodarka
Chiński gigant elektroniki mocy Sungrow zbuduje pod Wałbrzychem fabrykę falowników PV i magazynów energii za 230 mln euro
Targi zagraniczne
Elettronica Italia 2026

Projektowanie układów chłodzenia w elektronice - metody obliczeniowe i symulacyjne

Rosnące straty mocy w nowoczesnych układach elektronicznych sprawiają, że zarządzanie temperaturą przestaje być jedynie zagadnieniem pomocniczym, a staje się jednym z kluczowych elementów procesu projektowego. Od poprawnego odprowadzania ciepła zależy nie tylko spełnienie dopuszczalnych warunków pracy komponentów, lecz także długoterminowa niezawodność urządzenia, jego trwałość oraz zgodność z obowiązującymi normami. W niniejszym artykule przedstawiono uporządkowane podejście do projektowania układów chłodzenia, obejmujące metody obliczania strat mocy, analizę termiczną oraz wykorzystanie narzędzi symulacyjnych, w tym modeli cieplnych implementowanych w środowiskach symulacji elektrycznych.
Zapytania ofertowe
Unikalny branżowy system komunikacji B2B Znajdź produkty i usługi, których potrzebujesz Katalog ponad 7000 firm i 60 tys. produktów